7.1用于DSP的System Generator  – 当我尝试在Virtex-II Pro或Virtex-4中实现PicoBlaze时,为什么会报告错误?-Altera-Intel社区-FPGA CPLD-ChipDebug

7.1用于DSP的System Generator – 当我尝试在Virtex-II Pro或Virtex-4中实现PicoBlaze时,为什么会报告错误?

问题描述

我尝试在Virtex-II Pro或Virtex-4器件中实现PicoBlaze,报告错误。

解决/修复方法

这是一个已知的问题,将在System Generator for DSP 8.1中修复。

同时,您可以通过使用网表流程并为Virtex-II器件生成设计来解决此问题。然后,您可以将项目更改为Virtex-II Pro,并在ISE项目导航器中实施该设计。

请登录后发表评论

    没有回复内容