LogiCORE SPI-4.2（POS-PHY L4） – SPI-4.2内核如何受新Virtex-4 DCM参数要求的影响？

Altera_wiki

6年前发布

问题描述

一般问题描述：

SPI-4.2内核如何受新Virtex-4 DCM参数要求的影响？

新的Virtex-4 DCM参数和要求在（Xilinx答复21127）中有说明。

如果您使用的是SPI-4.2 Lite（v2.1）内核，请参阅（Xilinx答复21696）。

如果您使用的是SPI-4.2（v7.x）Core，请参阅以下信息。

解决/修复方法

当使用全局时钟选项时，当前版本的SPI-4.2 Core for Virtex-4（v7.0，v7.1，v7.2）都包含嵌入在SPI-4.2内核中的DCM。

– Sink Core包含一个用于创建RDClkDiv_GP的DCM。

– 源Core包含两个DCM，一个用于SysClkDiv_GP，另一个用于TSClk_GP。

（使用区域时钟选项的接收器和源核心不使用任何DCM，因此不受新DCM参数要求的影响。）

要满足要求：

TCONFIG：应用VCCINT后配置器件的最长时间（10分钟），

使用Null比特流解决方案，如（Xilinx答复21127）所示。

要解决其他两个要求：

DCM_INPUT_CLOCK_STOP：CLKIN和CLKFB可以停止的最大持续时间（100 ms），以及

DCM_RESET：RST可以保持断言的最长持续时间（10秒），

（Xilinx答复 21127 ）建议为每个使用的DCM合并DCM_STANDBY宏。但是，由于SPI-4.2内核中使用的DCM嵌入在内核中，因此用户无法将DCM_STANDBY宏合并到SPI-4.2内核中。请使用SPI-4.2 v7.3内核，该内核具有DCM_STANDBY宏选项。 SPI-4.2 v7.3目前计划于2005年8月底上市。

如果您需要在2005年8月之前获得解决方案，请在以下位置打开WebCase：

http://www.xilinx.com/support/clearexpress/websupport.htm

1.目标器件和速度等级。

2. SPI-4.2时钟频率（入口和出口）。

3. SPI-4.2对准方案;如果是静态的，这个DCM或IODELAY时钟是否会移位？

4.平台离开实验室环境的时间范围（生产计划）。

5.向技术支持工程师提及此答复记录（Xilinx答复21685）。