LogiCORE Reed Solomon解码器 – 我找不到Reed Solomon解码器的Verilog行为仿真模型;在执行Verilog行为仿真时，我收到“错误：（vsim-3033）…未找到设计单元”

问题描述

我使用Verilog流生成Reed Solomon解码器，并创建VEO模板文件。但是，我找不到Verilog仿真模型。为什么？此外，执行Verilog行为仿真时会发生以下错误：

“错误：（vsim-3033）……找不到设计单位”

解决/修复方法

Reed Solomon解码器没有Verilog行为模型。支持的行为仿真语言是VHDL。如果您的仿真器不支持多种语言，您可以通过生成ISE 7.1i或更高版本的Verilog结构模型来解决此问题。

有关详细信息，请参阅（Xilinx答复22333） 。

有关LogiCORE Reed Solomon解码器发行说明和已知问题的详细列表，请参阅（Xilinx答复30176） 。