7.1i sp3 Virtex-II PRO MAP  – 使用IBUFDS在设计上编写NCD时崩溃-Altera-Intel社区-FPGA CPLD-ChipDebug

7.1i sp3 Virtex-II PRO MAP – 使用IBUFDS在设计上编写NCD时崩溃

问题描述

在7.1i Service Pack 3中更改MAP以修复IBUFDS打包问题会导致某些设计在MAP结束时写入NCD时崩溃。

“发布7.1i – 映射H.41

版权所有(c)1995-2005 Xilinx,Inc。保留所有权利。

使用目标部分“2vp70ff1704-7”。

将设计映射到LUT ……

编写文件test.ngm …

运行定向包装……

运行基于延迟的LUT包装……

运行相关包装……

编写设计文件“test.ncd”……

分段故障(核心转储)“

解决/修复方法

此问题已在ISE版本8.1i中得到修复。

对于早期的ISE版本,可以通过设置环境变量来避免此问题:

视窗:

SET XIL_MAP_ENABLE_OLD_SLAVE_IPAD = 1

Linux和Solaris:

setenv XIL_MAP_ENABLE_OLD_SLAVE_IPAD 1

有关设置ISE环境变量的一般信息,请参阅(Xilinx答复11630)

请登录后发表评论

    没有回复内容