7.1i Virtex-4 MAP – 使用KEEP HIERARCHY时，“pass thru”符号中的连接断开

问题描述

我的设计中有一个pass-thru符号，MAP报告中显示以下警告消息：

“警告：MapLib：328 – 块inst_2459 / inst_36不是可识别的逻辑块。

映射器将继续处理设计，但可能有设计

如果这个区块没有被裁剪的问题。“

“警告：PhysDesignRules：367 – 信号<inst_2459 / wire_net_4_155 <24 >>是

不完整的。信号不会驱动设计中的任何负载引脚。“

当我在FPGA编辑器中检查设计时，pass-thru符号定义的连接被破坏。为什么会这样？

解决/修复方法

pass-thru符号是一个分层符号，仅包含引脚到引脚之间的有线连接，没有低级符号。当KEEP HIERARCHY约束保留此符号时，此符号的物理实现是不正确的，但是当关闭pass-thru符号的KEEP HIERARCHY时，正确处理定义的连接。这可以使用“-ignore_keep_hierarchy”MAP开关全局完成，也可以使用UCF约束以及警告消息中的符号名称来完成：

INST“inst_2459 / inst_36”KEEP_HIERARCHY = FALSE;

另请注意，通配符可用于UCF约束，例如：

INST“inst_2459 / inst_ *”KEEP_HIERARCHY = FALSE;

此问题计划在版本10.1i中修复。