嵌入式三态以太网MAC Wrapper v2.1  – 设计无法在SDF注释期间加载时序仿真“#**错误:(vsim-SDF-3240)emac_vhd_map_vhdl.sdf(11462):Instance'/ uut / emacs'确实没有通用名称……“-Altera-Intel社区-FPGA CPLD-ChipDebug

嵌入式三态以太网MAC Wrapper v2.1 – 设计无法在SDF注释期间加载时序仿真“#**错误:(vsim-SDF-3240)emac_vhd_map_vhdl.sdf(11462):Instance'/ uut / emacs'确实没有通用名称……“

问题描述

嵌入式三模式以太网MAC的反标注Verilog和VHDL仿真无法在SDF注释期间加载时序仿真。以下是ModelSim中生成的一些错误:

“#**错误:(vsim-SDF-3240)emac_vhd_map_vhdl.sdf(11462):实例’/ uut / emacs’没有名为’thold_clientemac0dcmlocked_clientemac0txclientclkin_negedge_posedge’的通用名称。”

“#**错误:(vsim-SDF-3240)emac_vhd_map_vhdl.sdf(11461):实例’/ uut / emacs’没有名为’thold_clientemac0dcmlocked_clientemac0txclientclkin_posedge_posedge’的通用名称。”

解决/修复方法

此问题将在ISE 7.1i Service Pack 4中得到解决。

请登录后发表评论

    没有回复内容