v2.3 CORE Generator Aurora，Virtex-4 – 为什么LANE_UP和CHANNEL_UP信号在仿真中不会变高？

问题描述

紧迫性：标准

一般问题描述：

在Virtex-4中运行Aurora 2.3仿真时，LANE_UP和CHANNEL_UP信号永远不会变高。我在COREGen 7.1.02i中生成了核心。

解决/修复方法

REFCLK与线路速率之比导致了问题。 REFCLK必须除以线速率的10,20或40。但是，在COREGen GUI中，选择REFCLK时线速率除数的唯一选项是8,16和32.由于Aurora 2.3使用8B / 10B编码，因此这些选项不起作用。

例

使用3.125 Gbit / s的Aurora。

以下REFCLK值将起作用（MHz）：

312.5 – 除以10

156.25 – 除以20

以下REFCLK值将不起作用（MHz）：

390.625 – 除以8

195.313 – 除以16

97.656 – 除以32

78.125 – 除以40，但是，这低于106 MHz的最小规定REFCLK频率，参见（Xilinx答复21130） 。