lattice的FIFO full信号好像是有bug? 既空又满。-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug
请登录后发表评论