7.1i Virtex-II PRO MAP  –  Packer交换IBUFDS_DIFF_OUT上的DIFFM和DIFFS焊盘-Altera-Intel社区-FPGA CPLD-ChipDebug

7.1i Virtex-II PRO MAP – Packer交换IBUFDS_DIFF_OUT上的DIFFM和DIFFS焊盘

问题描述

一般问题描述:

7.1i MAP错误地将连接到IBUFDS_DIFF_OUT的I引脚的焊盘定位到DIFFS组件,并将连接到IB引脚的焊盘定位到DIFFM。这会导致以下打包错误:

“错误:包装:1107 – 无法将以下符号组综合单个DIFFM

零件:

PAD符号“SysClk_N”(填充信号= SysClk_N)

DIFFAMP符号“sysclk_ibufg0 / IBUFGDS_0 / IBUFDS”(输出信号=

SysClk180_int)

SlaveBuffer符号“sysclk_ibufg0 / IBUFGDS / SLAVEBUF.DIFFIN”(输出信号=

sysclk_ibufg0 / IBUFGDS / SLAVEBUF.DIFFIN)

以下每个约束都指定了一个非法的物理站点

DIFFM类型的组件:

符号“SysClk_N”(LOC = AL18)

请相应地更正约束。

错误:打包:1107 – 无法将以下符号组合到单个DIFFS中

零件:

PAD符号“SysClk_P”(填充信号= SysClk_P)

SlaveBuffer符号“sysclk_ibufg0 / IBUFGDS_0 / SLAVEBUF.DIFFIN”(输出信号)

= sysclk_ibufg0 / IBUFGDS_0 / SLAVEBUF.DIFFIN)

DIFFAMP符号“sysclk_ibufg0 / IBUFGDS / IBUFDS”(输出信号= SysClk_int)

以下每个约束都指定了一个非法的物理站点

DIFFS类型的组件:

符号“SysClk_P”(LOC = AK18)

请相应地更正约束。“

这是6.3i包装行为的回归。

解决/修复方法

7.1i sp3已修复此问题,计划于6月底推出。

请登录后发表评论

    没有回复内容