OPB IPIF v2.00h  – 数据表中写入请求和写入确认之间的延迟不正确-Altera-Intel社区-FPGA CPLD-ChipDebug

OPB IPIF v2.00h – 数据表中写入请求和写入确认之间的延迟不正确

问题描述

一般问题描述:

“片上外设总线IP接口数据包FIFO”的第11页上的图5(2003年1月13日的DS415(v1.4))显示了写入请求激活和写入确认激活之间的2个时钟周期的延迟。但是,在仿真中,可以看到3个时钟周期的延迟。哪个是对的?

解决/修复方法

数据表中存在差异。 Write-Request激活和Write-Ack激活之间的延迟是3个时钟周期 (不是2)。

请登录后发表评论

    没有回复内容