LogiCORE以太网统计v1.1和v2.1核心 – ModelSim PE中的Virtex-4 Verilog仿真会导致内存冲突错误

问题描述

在对ModelSim PE中针对Virtex-4的LogiCORE Ethernet Statistics v1.1和v2.1 Core进行Verilog UniSim或SimPrim仿真时，可能会发生以下内存冲突错误：

“#MAMB16上的内存冲突错误：testbench.dut.statistics_gathering。\ BU2 / U0 / ethernet_statistics_64bit / store_lower32_bits .collision_message_task，仿真时间为7080.000 ns。

＃读取是在端口B的地址04c0（十六进制）上执行的，同时写入请求到端口A上的同一地址。写入将成功;但是，在下一个CLKB循环之前，端口B上的读取值是未知的。“

解决/修复方法

请注意，这仅在ModelSim的MTI PE版本中失败（MTI SE仿真成功运行）。这是ModelSim问题，而不是核心问题。 ModelSim目前正在调查此问题。

随着新信息的出现，本答复记录将会更新。