Virtex-4 RocketIO  –  TX / RXUSRCLK和TX / RXUSRCLK2是否有任何偏差要求?-Altera-Intel社区-FPGA CPLD-ChipDebug