LogiCORE千兆以太网MAC v5.0和v6.0核心 – 对RGMII接口的IOSTANDARD约束不正确-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE千兆以太网MAC v5.0和v6.0核心 – 对RGMII接口的IOSTANDARD约束不正确

问题描述

一般问题描述:

千兆以太网MAC v5.0和v6.0 Core的用户指南指出RGMII接口是根据RGMII v2.0规范设计的。 RGMII v2.0规范表明HSTL应该用作RGMII接口的IOSTANDARD。但是,用户指南的约束部分和核心提供的示例“.ucf”文件都使用3.3 LVTTL。哪一个是正确的,我应该使用哪一个?

解决/修复方法

RGMII接口根据RGMII v2.0规范进行逻辑设计。因此,它应该使用HSTL作为IOSTANDARD。这将在未来的核心版本中修复。

要解决此问题,请将RGMII信号的IOSTANDARD更改为HSTL。

虽然RGMII接口在逻辑上是根据RGMII v2.0规范设计的,但它完全在示例设计中实现。因此,如果需要RGMII v1.2接口,则可以相应地修改设计。两个版本的接收器在逻辑上是相同的。 v2.0的发送器逻辑将时钟转发到数据有效窗口的中心(时钟由CLK90驱动,来自CLK0的数据),而v1.2的发送器逻辑则转发时钟与数据同步并依赖于PCB上的时钟走线长度越长,产生时钟到数据的偏移(因此,时钟和数据都是从CLK0驱动的)。

此外,您应该始终检查PHY数据表,以了解它的RGMII接口所需的IOSTANDARD和RGMII版本。

请登录后发表评论

    没有回复内容