7.1i IP更新#1-发布所有系统逻辑IP的注释和已知问题-Altera-Intel社区-FPGA CPLD-ChipDebug

7.1i IP更新#1-发布所有系统逻辑IP的注释和已知问题

问题描述

(Xilinx答复21019)(Xilinx答复21737)

解决/修复方法

ISIM仿真器支持 (Xilinx答复21529) 分布式存储器生成器v1.1 (Xilinx答复21416),用于分布式存储器生成器和分布式存储器LogiCORE之间的区别。 v1.1中的新功能v1.1中的 已知问题 (Xilinx答复21393)

请登录后发表评论

    没有回复内容