Spartan-3E  – 速度文件修订历史-Altera-Intel社区-FPGA CPLD-ChipDebug

Spartan-3E – 速度文件修订历史

问题描述

Spartan-3E系列的修订历史是什么?

解决/修复方法

1.26发布:问题描述和变更说明

– 绝对最小可用

– 更新了时钟树延迟

– 更新了器件建模

1.25发布:问题描述和变更说明

– 更新了PCIe延迟

– 更新了DCM延迟

1.23发布:问题描述和变更说明

– 更新了PCIe延迟

– 减少IOB中IFF的保持时间

– 更新了IDELAY值

1.21发布:问题描述和变更说明

– 更新了BUFGMUX延迟

– 更新了PCIe延迟

– 更新了IOB延迟 – IBUF延迟

– 更新了DCM更改

– 修复DDR路径上的保持违规

– 将所有器件的速度等级更改为PRODUCTION为-4和-5

1.19发布:问题描述和变更说明

– 更新了IBUF和IFD延迟

– 更新了PCIe延迟

1.18发布:问题描述和变更说明

– 速度等级-4的3s100e,3s500e和2s1600e具有PRODUCTION状态

– 增加了Block RAM设置时间

– 增加了SLICEL触发器CE引脚的设置时间

– 将SLICEM RAM保持时间设置为零

– 增加了SLICEM RAM上DI引脚的设置时间

– 增加了SLICEL触发器上REV和INIT引脚的设置时间

– 增加IOB IFF上REV引脚的设置时间

– 增加IOB IFF上DIN引脚的保持时间

– 通过DCM组件减少延迟

1.17发布:问题描述和变更说明

– 增加了Block RAM上DI引脚的设置时间

– 更新了乘数延迟值

– 更新了DCM频率检查值

1.16发布:问题描述和变更说明

– LUT延迟使-4速度等级延迟增加4%

– FXMUX和GYMUX延迟使-4速度等级的延迟减少4%

– 整体速度比v1.13增加约6%

– -5速度等级比-4速度等级快15%

1.15发布:问题描述和变更说明

– 增加了对-5速度等级的支持

– 更新了高级的-4和-5速度等级

– 根据测量值更新了建立/保持值

– 更新了DCM频率值

– 总体值基于测量值

1.13发布:问题描述和变更说明

– 更新了PCI延迟类型

1.12发布:问题描述和变更说明

– 低频模式下的DCM为5至280 MHz,而不是24至280 MHz

– 速度等级-4更改为高级

– 更新了分布式RAM和移位寄存器的设置值

– 增加了对PCILOGICSE组件的支持

– 添加了新的I / O标准并删除了不受支持的标准

有关设计工具版本的当前速度文件版本,请参阅(Xilinx答复12201)

请登录后发表评论

    没有回复内容