7.1i Virtex-4 MAP  – “INTERNAL_ERROR:Pack:pksbatsdesign.c:1610:1.31  – 没有Xdm对象的PERIOD = 20000.000000 pS ……”-Altera-Intel社区-FPGA CPLD-ChipDebug

7.1i Virtex-4 MAP – “INTERNAL_ERROR:Pack:pksbatsdesign.c:1610:1.31 – 没有Xdm对象的PERIOD = 20000.000000 pS ……”

问题描述

一般问题描述:

在编写NCD文件时,已发现MAP因以下内部错误而失败的情况:

“使用目标部分”4vlx15ff668-11“。

将设计映射到LUT ……

编写文件flat_map.ngm …

运行定向包装……

运行基于延迟的LUT包装……

运行相关包装……

编写设计文件“flat_map.ncd”……

INTERNAL_ERROR:Pack:pksbatsdesign.c:1610:1.31 – 没有Xdm对象

PERIOD = 20000.000000 pS HIGH 50.000000%参考:

信号CLK“

通常,该错误表示在定时指定处理期间信号相关性的问题。这种特殊情况已针对7.1i sp2进行了修复。

解决/修复方法

在最新的7.1i Service Pack中修复了此问题的一个已知来源:

http://support.xilinx.com/xlnx/xil_sw_updates_home.jsp

此问题的另一个来源已针对版本8.1i进行了修复,可以通过在MAP(-ignore_keep_hierarchy)期间禁用KEEP HIERARCHY属性来解决此问题。

请登录后发表评论

    没有回复内容