映射:CY4符号错误。FPGAExpress:读取XNF或EDF网表到项目中。

描述

关键词:FPGAExpress,基础Express,进口,添加,CY4,网表,XNF

紧迫性:标准

一般描述:
将XNF网络列表读入FPGA Express是一个合法的过程。如果一个XNF文件
在HDL代码中实例化,可以通过Express读取并重新优化。

不幸的是,XNF文件的重新优化可以产生
问题。某些属性(如RLOCs和其他布局)
参数可以在导入过程中被移除。在许多
这种重新优化将删除信息
需要正确实施设计。最常见
问题是携带链。

下面是一个映射后出现的错误消息
Express的再优化:

错误:x4kMa:338 – Cy4符号
“PVYDATAUA,Mult1A1IGIGNEL,COLYL1A,UN-SIGNEDG1,G1O0A,M0YUB2A CARRYY 0BYUU1”
(输出信号=PVYDATAUM MULTYN32 X)具有CIN信号,但被配置为
携带启动模式AD-G-F1。在这种模式下,必须留存CIN PIN。
无动力的请确认此ADG-G-F1 CY4没有被不当地使用。
在进位链的中间实例化。

错误:x4kMa:338 – Cy4符号
“PVYDATAUM,Mult1A1IGIGNEL,COLIL00YNUXSIGNEDG1 G1O0XYM0UB2A CARRYY 0BYUU1”
(输出信号=PVYDATAU-MULTYN39)具有CIN信号,但被配置为
携带启动模式AD-G-F1。在这种模式下,必须留存CIN PIN。
无动力的请确认此ADG-G-F1 CY4没有被不当地使用。
在进位链的中间实例化。

解决方案

只需实例化NETLIST并将其视为黑箱。
不要将XNF网表读入Express。允许M1合并
网络列表,并执行任何需要的优化。

(Xilinx解决方案2738)黑盒实例化
速递1.2。

对于带有Express 2的黑箱实例化流
(基础F1.4),查阅申请须知补充。

请登录后发表评论

    没有回复内容