CPLD CoolRunner-II  – 如何创建分频时钟?-Altera-Intel社区-FPGA CPLD-ChipDebug

CPLD CoolRunner-II – 如何创建分频时钟?

问题描述

如何在CoolRunner-II中创建奇数和均匀分频的时钟?

解决/修复方法

对于偶数编号的时钟分区,CoolRunner-II CPLD架构(128个宏单元和更大的单元)中包含电路,以便按标准值划分一个外部提供的全局时钟。

可以分为2,4,6,8,10,12,14和16。 GCK2引脚提供此功能。产生的时钟对于所有可能的分区将是50%的占空比。

对于奇数时钟分频,您仍然希望使用偶数时钟分频器。只需将所需时钟除数的两倍除以,就可以利用宏单元中的双边沿触发器。

例如:如果你想要除以3个时钟,只需使用除以6然后将所讨论的触发器配置为双边沿,从而将该时钟转换为除以3。

有关CoolRunner-II时钟资源的更多信息,请参见器件数据手册。

请登录后发表评论

    没有回复内容