Virtex-4 RocketIO  – 为什么我看到RXDATA的高字节数据有1或2字节的结构接口宽度?-Altera-Intel社区-FPGA CPLD-ChipDebug

Virtex-4 RocketIO – 为什么我看到RXDATA的高字节数据有1或2字节的结构接口宽度?

问题描述

一般问题描述:

当使用1或2字节结构接口宽度时,上面的2,3,4或3,4字节分别显示有数据。为什么?

解决/修复方法

这种行为是Virtex-4 RocketIO功能所固有的。以下是对此行为的解释。

8字节结构接口宽度 (用户只访问所有8个字节)

USRCLK2周期0 RXDATA [63:0]

USRCLK2周期1 RXDATA [63:0]

USRCLK2周期2与周期0相同

USRCLK2循环3与循环1相同…………

4字节结构接口宽度 (用户只能访问低4字节)

USRCLK2周期0 32’h00000000,RXDATA [31:0]

USRCLK2周期1 32’h00000000,RXDATA [31:0]

USRCLK2周期2与周期0相同

USRCLK2循环3与循环1相同…………

2字节结构接口宽度 (用户只能访问低2字节)

USRCLK2周期0 32’h00000000,RXDATA [31:16],RXDATA [15:0]

USRCLK2周期1 32’h00000000,16’h0000,RXDATA [31:16],

USRCLK2周期2与周期0相同

USRCLK2循环3与循环1相同…………

1字节结构接口宽度 (用户只访问低1字节)

USRCLK2周期0 32’h00000000,RXDATA [31:24],RXDATA [23:16],RXDATA [15:8],RXDATA [7:0]

USRCLK2周期1 32’h00000000,8’h00,RXDATA [31:24],RXDATA [23:16],RXDATA [15:8]

USRCLK2周期2 32’h00000000,8’h00,8’h00,RXDATA [31:24],RXDATA [23:16]

USRCLK2周期3 32’h00000000,8’h00,8’h00,8’h00,RXDATA [31:24]

USRCLK2循环4与循环0相同

USRCLK2循环5与循环1相同………..

请登录后发表评论

    没有回复内容