Virtex-4 XtremeDSP Slice  – 我什么时候需要为DSP48设置LEGACY_MODE?-Altera-Intel社区-FPGA CPLD-ChipDebug