问题描述
一般问题描述：
本答复记录包含7.1i IP更新＃1中发布的LogiCORE光纤通道v2.0核心版本说明，包含在7.1i IP更新＃2和IP更新＃3中，其中包括以下内容：
– v2.0中的新功能
– v2.0中的错误修复
– v2.0中的已知问题
注意：由于7.1i IP更新＃2或IP更新＃3，未对光纤通道v2.0核心进行任何更新或修改;因此，下面包含的信息仍适用于7.1i IP更新＃1，IP更新＃2和IP更新＃3。
有关安装说明和设计工具的要求，请参阅（Xilinx答复21019） 。
解决/修复方法
v2.0中的新功能
– 增加了对Virtex-4的支持
– 增加了对ISE 7.1i的支持
– Virtex-4配置增加了4 Gb / s和2 Gb / s / 4Gb / s多速支持
– 添加了删除信用管理块的选项
– 增加了可选的硬件速度协商块
– 增加了用户可编程的帧间间隙
– 新的基于UniSim的功能模型（VHDL或Verilog），可实现更快速的仿真
– 更新目录结构以支持CORE Generator 7.1i
修复v2.0中的错误
– CR 193149：统计数据块切片计数减少
– CR 195350：2 Gb / s IFG有时太短
– CR 195566：示例设计FIFO写指针错误
– CR 199472：收到有关Rx10bErrCnt和RxOsdErrCnt的偶然错误计数的统计数据
v2.0中的已知问题
1.在多速配置的时序仿真期间，当核心改变速度时可能会产生定时错误。这些可以安全地忽略。
2.“mod_def_0_p”符号引脚在ASY符号文件中被错误地标记为“moddef_0_p”。有关此问题的更多信息以及如何解决此问题的详细信息，请参阅（Xilinx答复21323） 。
3. 7.1i Service Pack 3中的仿真失败，因为SmartModel缺少RX_LOS_INVALID_INCR和RX_LOS_THRESHOLD信号。有关此问题的更多信息，请参阅（Xilinx答复21665） 。要解决此问题，请在下面安装补丁并重新生成核心。
4.使用DCM到Virtex-4器件的配置定位核心时，需要考虑新的DCM时序参数，可能需要使用DCM_STANDBY宏。有关更多信息，请参阅（Xilinx答复21885） 。
5. Virtex-4 RocketIO的校准模块必须与ES器件一起使用。请参阅UG090：校准模块用户指南，或联系您的FAE以获取更多详细信息以及如何将模块连接到MGT DRP和其他端口的说明。 XAUI核心中的MGT在“FCMGT.v / .vhd”文件中实例化。可以修改此文件以实例化GT11校准块。
补丁
要解决上述问题＃3，请使用7.1i Service Pack 3和IP Update＃1或更高版本将以下修补程序应用于Xilinx ISE安装：
http://www.xilinx.com/txpatches/pub/swhelp/ip_updates/fibre_channel_v2_0_patch1.zip http://www.xilinx.com/txpatches/pub/swhelp/ip_updates/fibre_channel_v2_0_patch1.tar.gz http：// www。 xilinx.com/txpatches/pub/swhelp/ip_updates/fibre_channel_v2_0_patch1.gtar.gz
注意：如果安装了7.1i IP Update＃1，然后安装此补丁，然后安装了7.1i IP Update＃2或IP Update＃3，则需要重新安装补丁，因为IP Update＃2和IP Update＃3将覆盖现有的修补文件与原始不正确的文件。
按如下方式安装补丁：
1.将“.zip”，“。gtar，gz”或“tar.gz”存档的内容解压缩到Xilinx安装的根目录。选择允许提取程序覆盖所有现有文件并保留存档中预定义的目录结构的选项。
个人计算机
通过在命令提示符处输入以下内容来确定Xilinx安装目录：
“echo％XILINX％”
UNIX或Linux
键入以下内容确定Xilinx安装目录：
“echo $ XILINX”
注：您可能需要具有系统管理员权限才能安装修补程序。
2.安装补丁后，从CORE Generator重新生成LogiCORE光纤通道v2.0内核。生成的核心和支持文件将包含上述修复程序。
没有回复内容