问题描述
一般问题描述：
本答复记录包含7.1i IP更新＃1中发布的LogiCORE XAUI v6.0核心版本，包含在7.1i IP更新＃2和7.1i IP更新＃3中，其中包括以下内容：
– v6.0中的新功能
– v6.0中的错误修复
– v6.0中的已知问题
注意：由于7.1i IP更新＃2或IP更新＃3，未对XAUI v6.0 Core进行任何更新或修改;因此，下面包含的信息仍适用于7.1i IP更新＃1，IP更新＃2和IP更新＃3。
有关安装说明和设计工具的要求，请参阅（Xilinx答复21019） 。
解决/修复方法
v6.0中的新功能
– 增加了对Virtex-4的支持
– 增加了对ISE 7.1i的支持
– 新的基于UniSim的功能模型（VHDL或Verilog），可实现更快速的仿真
– 更新目录结构以支持CORE Generator 7.1i
v6.0中的错误修复
– 没有
v6.0中的已知问题
1. 7.1i Service Pack 3中的仿真失败，因为Virtex-4 SmartModel缺少RX_LOS_INVALID_INCR和RX_LOS_THRESHOLD信号。有关此问题的更多信息，请参阅（Xilinx答复21869） 。要解决此问题，请在下面安装补丁并重新生成核心。
2.由于现在处理Virtex-4 GT11_MODE属性的方式，核心在7.1i Service Pack 3或更高版本的PAR中失败。有关此问题的更多信息，请参阅（Xilinx答复21852） 。要解决此问题，请在下面安装补丁并重新生成核心。
3.必须在7.1i Service Pack 4之前使用补丁来修复Virtex-4 GT11 SmartModel的问题。有关此补丁的更多信息，请参阅（Xilinx答复21746） 。
4. Virtex-4 RocketIO的校准模块必须与ES器件一起使用。有关如何将模块连接到MGT DRP和其他端口的更多详细信息和说明，请参阅UG090：校准模块用户指南或联系您的FAE。 XAUI核心中的MGT在“transceivers.v / .vhd”文件中实例化。可以修改此文件以实例化和连接DRP模块。
5.使用DCM到Virtex-4器件的配置定位核心时，需要考虑新的DCM时序参数，这可能需要使用DCM_STANDBY宏。有关更多信息，请参阅（Xilinx答复21885） 。
6.当“核心”针对Virtex-4器件时，“transceviers.v（hd）”文件包含不正确的GT11属性。有关如何解决此问题的更多信息和详细信息，请参阅（Xilinx答复22336） 。
7.产品休息室中提供了XAUI用户指南的更新版本，其中显示了下面的补丁中包含的更新时钟方案。新的时钟方案具有来自TXOUTCLK的156.25 MHz时钟，而不是直接来自MGTCLK模块。这是一个小问题，需要解决PAR问题，这会阻止FPGA架构直接由MGTCLK时钟提供时钟。 XAUI用户指南可从以下位置获得：
补丁
要解决上述问题＃1和＃2，请使用7.1i Service Pack 3和IP Update＃1或更高版本将以下修补程序应用于Xilinx ISE安装：
http://www.xilinx.com/txpatches/pub/swhelp/ip_updates/xaui_v6_0_patch1.zip http://www.xilinx.com/txpatches/pub/swhelp/ip_updates/xaui_v6_0_patch1.tar.gz http：// www。 xilinx.com/txpatches/pub/swhelp/ip_updates/xaui_v6_0_patch1.gtar.gz
注意：如果安装了7.1i IP Update＃1，然后安装此补丁，然后安装了7.1i IP Update＃2或IP Update＃3，则需要重新安装补丁，因为IP Update＃2和IP Update＃3将覆盖现有的修补文件与原始不正确的文件。
按如下方式安装补丁：
1.将“.zip”，“。gtar，gz”或“tar.gz”存档的内容解压缩到Xilinx安装的根目录。选择允许提取程序覆盖所有现有文件并保留存档中预定义的目录结构的选项。
个人计算机
通过在命令提示符处输入以下内容来确定Xilinx安装目录：
“echo％XILINX％”
UNIX或Linux
键入以下内容确定Xilinx安装目录：
“echo $ XILINX”
注：您可能需要具有系统管理员权限才能安装修补程序。
2.安装补丁后，从CORE Generator重新生成LogiCORE XAUI v6.0 Core。生成的核心和支持文件将包含上述修复程序。
没有回复内容