LogiCORE千兆以太网MAC v6.0核心 – 千兆以太网MAC核的发行说明和已知问题

问题描述

一般问题描述：

本答复记录包含7.1i IP更新＃1中发布的LogiCORE千兆以太网MAC v6.0核心版本，包含在7.1i IP更新＃2和7.1i IP更新＃3中，其中包括以下内容：

– v6.0中的新功能

– v6.0中的错误修复

– v6.0中的已知问题

注意：由于7.1i IP更新＃2或IP更新＃3，未对千兆以太网MAC v6.0内核进行更新或修改;因此，下面包含的信息仍适用于7.1i IP更新＃1，IP更新＃2和IP更新＃3。

有关安装说明和设计工具的要求，请参阅（Xilinx答复21019） 。

解决/修复方法

v6.0中的新功能

– 增加了对Spartan-3E的支持

– 增加了对ISE 7.1i的支持

– 新的基于UniSim的功能模型（VHDL或Verilog），可实现更快速的仿真

– 更新目录结构以支持CORE Generator 7.1i

– 将新FIFO添加到示例设计中，替换先前提供的仅环回FIFO

v6.0中的错误修复

– CR 203037：禁用巨型帧选项时传输巨型帧时出现的问题

v6.0中的已知问题

1. 已恢复所有速度等级器件的Spartan-3E支持。最初，所有Spartan-3E支持都被撤销，因为当时使用最新的Spartan-3E速度文件无法满足IEEE 802.3-2002规范中定义的2 ns设置和0 ns保持I / O时序。 Spartan-3E -4和-5速度等级文件已经改进到足以满足现在的I / O时序要求。

2. RGMII接口的IOSTANDARD约束不正确。有关此问题的更多信息以及如何解决此问题的详细信息，请参阅（Xilinx答复21324） 。

3.如果目标器件是Spartan-3E，则实现脚本不会为示例设计生成比特流。有关更多信息，请参阅（Xilinx答复21056） 。

4.使用DCM到Virtex-4器件的配置定位核心时，需要考虑可能需要使用DCM_STANDBY宏的新DCM时序参数。有关更多信息，请参阅（Xilinx答复21735） 。