7.1isp1 LogiCORE PCI / PCI-X – 一些PCI和PCI-X核心设计可能会失败7.1.1中的时序7.1i

问题描述

一般问题描述s：

对于带有7.1i Service Pack 1的Virtex-4，使用PCI v3.0.145或PCI-X v5.0.095内核进行设计可能会遇到IP Core输入设置，输入保持或时钟到输出约束的时序违规。

解决/修复方法

有关输入保持要求失败的信息，请参阅（Xilinx答复19377） 。

对于输入设置或时钟到出的违规，这是一个已知问题，计划在7.1i Service Pack 3中修复。

目前，您可以通过还原到7.1i或接受失败直到Service Pack 3发布来解决此问题。