7.1i XST  –  XST忽略区域优化模式中的“tristate2logic”开关-Altera-Intel社区-FPGA CPLD-ChipDebug