问题描述
JTAG配置需要多长时间？
解决/修复方法
JTAG配置所需的时间与器件大小和TCK速度有关。
1.上电时，在TMS上放置一个逻辑1，并为TCK提供五次时钟，以确保在TLR（测试逻辑复位）状态（五个TCK周期）内启动。
2.进入RTI状态（一个TCK周期）。
3.进入SELECT-IR状态（两个TCK周期）。
4.进入SHIFT-IR状态（两个TCK周期）。
5.开始加载CFG_IN指令，LSB优先：111000101（9个TCK周期）。
6.在退出SHIFT-IR时加载CFG_IN指令的MSB，如IEEE标准（一个TCK周期）中所定义。
7.进入SELECT-DR状态（两个TCK周期）。
8.进入SHIFT-DR状态（两个TCK周期）。
9.移入Virtex-4比特流。比特（MSB）是比特流中的第一个比特（（比特流-1中的比特）TCK周期）。
10.移位比特流的最后一位。 Bit0（LSB）转换到EXIT1-DR（一个TCK周期）。
11.进入UPDATE-DR状态（一个TCK周期）。
12.通过在TMS上计时五个1来重置TAP（五个TCK周期）。
13.进入SELECT-IR状态（两个TCK周期）。
14.转到SHIFT-IR状态（两个TCK周期）。
15.开始加载JSTART指令。 JSTART指令初始化启动顺序。 111001100（九个TCK周期）。
16.加载JSTART指令的最后一位（一个TCK周期）。
17.转到UPDATE-IR状态（一个TCK周期）。
18.通过向TCK施加至少12个时钟周期（12个TCK周期），转入RTI状态并为启动序列提供时钟。
19.转到TLR状态。该器件现在可以正常工作（三个TCK周期）。
添加所有TCK周期以在比特流TCK周期中获得60+位。有关不同器件的总位数的信息，请参考以下Virtex系列FPGA数据手册：
http://support.xilinx.com/xlnx/xweb/xil_publications_index.jsp
配置时间=（比特流中的60+位）/（TCK频率）
没有回复内容