NETLIST中的总线引用在SypLeence或Cadence或Munor（XNF）、基础和Viewlogic（EDIF）之间不同。

描述

关键词：总线、网表、XNF、EDF、EDN、同步、基础、导师、节奏、PIN、错配、未扩展。

紧迫性：标准

一般描述：
SypLICTY和其他程序生成一个XNF网表，它具有总线引用，例如“数据& lt；0和gt；”或“数据（0）”，而EDFF格式是“DATA0”。
这会导致“PIN不匹配”和“逻辑块未扩展”。

解决方案

一

删除’& lt；’，’gt’；”（’，’）”

1。用编辑器编辑模块XNF文件。

2。搜索‘& lt’和‘& gt’或‘（’and’）’并删除它们。

三。保存模块xnf。

4。实现设计。

二

VHDL模块。

1。如果模块是VHDL，则将总线的每个信号创建为
个别引脚。

2。然后，在代码中，创建与先前总线大小相同的信号或变量。然后在其余的设计中使用信号或变量名，然后在最后，将变量或信号分配给各个引脚。

三

为顶层写XNF网表。

1。有基础或视图逻辑生成XNF甲酸盐网表（基础是选项-gt；导出网表和更改类型到XNF）

2。实现设计。