NCSIM,7.1i  – 当我运行仿真并且存在块RAM冲突时,仿真停止并且不会继续-Altera-Intel社区-FPGA CPLD-ChipDebug

NCSIM,7.1i – 当我运行仿真并且存在块RAM冲突时,仿真停止并且不会继续

问题描述

一般问题描述:

当我运行仿真并且存在块RAM冲突时,仿真在遇到第一次 iMPACT后停止并且不继续。为什么会这样?

解决/修复方法

VHDL LRM没有明确定义在声明ERROR时要执行的操作。在NCSIM的情况下,仿真器将在错误断言时退出(这是默认行为)。

您可以通过将以下内容添加到NCSIM命令行来更改默认值:

设置assert_stop_level =失败

一个例子如下所示:

ncsim -input“@database -open -shm nc; probe -create -database nc -all -memories -depth all; set assert_stop_level failure; run 200ns; quit”tb

如果您在运行NCSIM时不确定如何进行此更改,请联系Cadence Design Systems。

请登录后发表评论

    没有回复内容