Virtex-4 RocketIO  – 是否应该为未使用的MGT供电和/或过滤?-Altera-Intel社区-FPGA CPLD-ChipDebug

Virtex-4 RocketIO – 是否应该为未使用的MGT供电和/或过滤?

问题描述

我的设计中未使用的MGT是否应该供电和/或过滤?

解决/修复方法

每个Multi-Giga比特收发器(MGT)磁贴的时钟资源由AVCCAUCRXB和AVCCAUXMGT供电。因此,必须小心放置已使用和未使用的MGT,以减少要过滤的电源引脚数。所有使用和未使用的MGT必须始终通电。

必须在以下条件下过滤电源:

– 使用图块的GT11CLK_MGT。

– SYNCLK1或SYNCLK2通过一个磁贴到达另一个磁贴。

如果MGT完全未使用且GT11CLK_MGT也未使用,则不需要过滤。

供应特定规则:

– 对于MGTVREF,RTERM可以悬浮在所有C级和I级部件中。

– AVCCAUXMGT 必须始终供电至2.5V,并在使用GT11CLK_MGT或MGT的任何瓷砖中进行过滤,或者SYNCLK1 / 2通过瓷砖进行过滤;否则,需要提供2.5V,Xilinx 建议对其进行过滤。

如果使用 MGTA和/或MGTB TX,则必须始终过滤AVCCAUXTX;否则,Xilinx 建议对其进行过滤。

– 如果使用GT11CLK_MGT或MGT(不论RX或TX或MGTA或MGTB)或SYNCLK1 / 2是否通过磁贴,则必须始终过滤AVCCAUXRXB;否则,Xilinx 建议对其进行过滤。

如果使用 MGTA RX, 必须始终过滤AVCCAUXRXA;否则,Xilinx 建议对其进行过滤。

注意:请遵循Virtex-4 RocketIO用户指南中说明的过滤指南。

图1,4和7示出了FX60 FF1152的每个MGT利用率的两种情况。

案例A.

– 传播整个列中使用的MGT。在这种情况下,SYNCLK通过MGT_TILE_2到顶部的时钟MGT_inst_2。

– MGT_inst_2是磁贴中唯一的MGT,它是MGTA。

案例B.

– 压缩在所使用的GT11CLK_MGT_inst中使用的MGT。这种情况没有任何未使用的瓦片,时钟通过它们,这将最终减少所需的过滤网络的数量。

– MGT_inst_2是磁贴中唯一的MGT,它是MGTB。

案例C

– 与情况A类似,但MGT_inst_2是磁贴中唯一的MGT(仅限MGTA和TX)。

案例D.

– 与案例B类似,但MGT_inst_1仅为MGTA和TX。

案例E.

– 与Case A / C类似,但MGT_inst_2是磁贴中唯一的MGT(仅限MGTA和RX)。

案例F.

– 与案例B / D类似,但MGT_inst_1仅为MGTA和RX。

注意:对于TXPPADA / B,TXNPADA / B,RXPPADA / B和RXNPADA / B,(1)表示与迹线的连接,NC表示无连接。

请登录后发表评论

    没有回复内容