6.3 EDK基本系统构建器（BSB） – 带有处理器调试信号的PPC设计带给用户I / O不会反转停止信号

问题描述

当我在使用Base System Builder（BSB）创建的设计中将PowerPC调试信号带到用户I / O时，PPC暂停信号（DBGC405DEBUGHALT）未正确反转，从而阻止使用某些调试器电缆。为什么会这样？

解决/修复方法

出现此问题的原因是使用的util_reduce_logic外围器件没有反转操作。但是，您可以使用util_vector_logic外设反转暂停信号。

例如，如果BSB创建：

BEGIN util_reduce_logic

PARAMETER INSTANCE = cpudbg_0_INV

PARAMETER HW_VER = 1.00.a

参数C_OPERATION =不是

PARAMETER C_SIZE = 1

PORT Res = cpudbg_0_INV_Res_ppc405_0_DBGC405DEBUGHALT

PORT Op1 = fpga_0_cpudbg_0_INV_Op1

结束

将此更改为：

BEGIN util_vector_logic

PARAMETER INSTANCE = cpudbg_0_INV

PARAMETER HW_VER = 1.00.a

参数C_OPERATION =不是

PARAMETER C_SIZE = 1

PORT Res = cpudbg_0_INV_Res_ppc405_0_DBGC405DEBUGHALT

PORT Op1 = fpga_0_cpudbg_0_INV_Op1

结束

此问题将在7.1 EDK软件版本中修复。