LogiCORE SPI-4.2(POS-PHY L4)v7.1  – 如果使用FF672封装,则Bank的I / O不够-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE SPI-4.2(POS-PHY L4)v7.1 – 如果使用FF672封装,则Bank的I / O不够

问题描述

一般问题描述:

生成SPI4.2 v7.1内核时,它允许您为源内核I / O放置选择bank 9或10。

如果您使用FF672程序包瞄准Virtex-4器件,则MAP中可能会出现错误,指示存在错误

没有足够的粘合I / O可用。

解决/修复方法

当使用FF672封装时,存储体9和10只有16个绑定I / O,这不足以放置所有18对LVDS信号(16个TDat + 1个TDClk + 1个TCtl)。建议您通过编辑UCF文件将TDat,TDClk和TCtl移动到bank 7或8。

如SPI4.2用户指南中所述,内核不需要引脚锁定,因此可以针对不同的存储区。您需要更改源核心AREA约束以匹配新的I / O存储区位置。

有关详细信息,请参阅“用户指南”中的“约束核心”部分。

请登录后发表评论

    没有回复内容