EDK 6.3  – 使用PLB IPIF V2_00_a IP主接口端口时的PLB锁定-Altera-Intel社区-FPGA CPLD-ChipDebug

EDK 6.3 – 使用PLB IPIF V2_00_a IP主接口端口时的PLB锁定

问题描述

一般问题描述:

当用户在PLB IPIF V2_00_a上使用IP主服务/接口时,在某些情况下可能会发生PLB锁定。当IPIF响应在IPIF从端口上激活的PLB写请求并且用户主器件通过IPIF IP主接口发起PLB读请求时,可能导致锁定。如果由于用户逻辑限制而延长了IPIF从站数据阶段,则当从主附件传输到从站附件时,IPIF主站读取数据阶段将丢失数据。当Slave Attachment向主附件授予服务时(在Slave Write完成之后),丢失的数据会导致Slave Attachment挂起,等待丢失的数据显示出来。由于这种情况从未发生过,因此从属附件被锁定在无限“忙”状态,用户的IP主逻辑将永远不会收到传输完成指示。已将问题跟踪到“plb_ipif_v2_00_a”源目录中的文件“master_attachment.vhd”。

在以下PLB IPIF版本中已更正此问题:

plb_ipif_v2_00_a

plb_ipif_v2_01_a

plb_ipif_v2_02_a

解决/修复方法

此问题已在最新的6.3 EDK Service Pack中修复,可从以下位置获得:

http://www.xilinx.com/ise/embedded/edk.htm。

请登录后发表评论

    没有回复内容