Virtex-4和Virtex-5器件可遵循哪些SSO准则和设计规则?-Altera-Intel社区-FPGA CPLD-ChipDebug

Virtex-4和Virtex-5器件可遵循哪些SSO准则和设计规则?

问题描述

一般问题描述:

Virtex-4和Virtex-5器件可遵循哪些SSO指南?

解决/修复方法

Virtex-4和Virtex-5用户指南(UG070和UG190)第6章的一部分提供了每个输出电源/接地对允许的最大同时开关输出数量的指导,以避免接地反弹的影响。

为了验证给定设计是否通过基于寄生因子降额方法(PFDM)的SSO设计规则,提供了自动化所有PFDM和SSO计算的Virtex-5 SSO计算器。

Virtex-5 SSO计算器可从Xilinx网站下载:

http://www.xilinx.com/bvdocs/userguides/ug190_SSO_Calculator.zip

Virtex-4 SSO计算器可从Xilinx网站下载:

http://www.xilinx.com/bvdocs/userguides/ug070.zip

这是一个主要基于Microsoft Excel的电子表格。

请登录后发表评论

    没有回复内容