9.1i Virtex-4 PAR – 由于Virtex-4中BUFR的布线限制而导致的Placer错误

问题描述

我的设计在放置期间失败，我注意到所有未能放置的组件都由BUFR时钟缓冲器计时。

为什么会这样？

阶段6.9

“警告：布局：119 – 无法找到位置.MULT组件

未放置UwbPhyRx_wba / GfDoutQ_upper_2_3 [12：0]。

DSP48“UwbPhyRx_wba / GfDoutQ_upper_2_3 [12：0]”。

警告：布局：119 – 无法找到位置。 SLICEL组件

UwbPhyRx_wba / loop8.peakdetected133_cry_1 / O未放置。

SLICEL“UwbPhyRx_wba / loop8.peakdetected133_cry_1 / O”

解决/修复方法

BUFR时钟缓冲器能够驱动最多只有三个时钟区域的负载，该区域包含BUFR以及上下相邻区域。顶部和底部区域的BUFR将限于两个区域。对有问题的设计进行检查后发现，BUFR驱动的元件数量远多于三个时钟区域。这就是布局器找不到许多组件的位置的原因。如果可以的话，应该使用BUFG。