如何在HDL中使用OSC5、OSC52和CKI DIV单元实现XC5200？

描述

关键词：OSC5、OSC52、CKI、DIV、同步化

紧迫性：标准

一般说明：如何使用OSC5、OSC52和CKKYDIV组件
对于XC5200的HDL？

OSC5、OSC52和CKI DIV单元需要分频或
通过属性指定适当的时钟分割比率。
必须使用带有OSC1输出的DeVix1y属性和
通过OSC2输出的属性。OSC1输出方便
除法比率为4, 16, 64，或256。OSC2输出方便
2, 8, 32，128, 1024, 4096，16384，或65536的除法比率。这个
如果使用OSC5元件，则CKYDIV不可用，反之亦然。

解决方案

一

模块OSC5X EX（A，Q）；
输入[1:0] A；
输出[1:0] q；

Reg [1:0] q；
线CK11in，CK11OUT；
线CK22in，CK22OUT；

BUFG U0（I（CLK1IIN），O（CLK1IOUT））；
BUFG U1（I（CLK2IIN），O（CLK2IOUT））；
OSC5 U2（OSC1（CLK1In），OSC2（CLK2In））；

总是@（PASEDGE CK1IOUT）
开始
q〔0〕& lt；＝a〔0〕；
结束

总是@（POSEED CK22OUT）
开始
q〔1〕& lt；＝a〔1〕；
结束

终端模块

模块OSC5（OSC1，OSC2）/*综合黑匣子
xCyPROPS=“diVIEDIOB= 4，diVIEW2Y＝2”*/；
输出OSC1；
输出OSC2；

终端模块

模块BUFG（O，I）/*综合BILLYBOX *//；
输出O；
输入I；

终端模块

二

库IEEE；
使用IEEE.STDYLogiCy1164.ALL；
使用IEEE.STDLogLogic UNSIGNED；

OSC5X EX实体
端口（
A:在StdLogLogic向量（1下降到0）；
问：出StdLogLogic向量（1下降到0）
；
末端OSC5X EX；

OSC5X EX的体系结构Xilinx

属性BrimeBox：布尔；
属性XCI PROPS：字符串；

组件OSC5
端口（
OSC1，OSC2：输出STDYLogic；
端部元件；
OSC5的属性XCI PROPs：分量为“diVIEBY＝4，didi2y＝2”；
OSC5的属性Brutox盒：组件是真的；

组件BUFG
端口（
O:输出STDYLogic；
I:在STDYLogic中；
端部元件；
BUFG的属性BrimeBox：组件是真的；

信号CK11in，CKK1OUT:STDYLogic；
信号CK22in，CK22OUT:STDYLogic；

开始

U0:BUFG端口映射（I＝& Gt；Clk1in in，O= & Gt；Clk1OU-OUT）；
U1：BUFG端口映射（I＝& Gt；Clk2in in，O= & Gt；Clk2OU-OUT）；
U2：OSC5端口映射（OSC1＝& Gt；Clk1In，OSC2= & Gt；Clk2In）；

过程（CK11OUT）
开始
如果（CK11OUT事件和CLK1OUTH＝‘1’）
q（0）& lt；＝a（0）；
如果结束；
结束过程；

过程（CLK2IOUT）
开始
如果（CK22OUT事件和CLK2OUD=＝1）那么
q（1）& lt；＝a（1）；
如果结束；
结束过程；

末端Xilinx；