问题描述
Spartan-3功能问题描述数据手册的3.3V容差配置接口部分规定，只需添加一些外部电阻，就可以在配置接口上实现3.3V容差。
我在哪里添加这些电阻器以及这些电阻器应具有的值？
Spartan-3 Functional问题描述数据表链接于：
https://www.xilinx.com/support/documentation/data_sheets/ds099.pdf
解决/修复方法
与其他产品一样，Spartan-3 FPGA具有专用和非专用配置引脚。专用配置引脚包括PROG_B，HSWAP_EN，TDI，TMS，TCK，TDO，CCLK，DONE和M0-M2。这些专用引脚由VCCAUX（2.5V）供电。
两用配置引脚包括INIT_B，DOUT，BUSY，RDWR_B，CS_B和DIN / D0-D7。这些引脚中的每一个都取决于它们所在的存储区，由VCCO Bank 4或VCCO Bank 5供电。
3.3V容差实现如下：
首先，要为两用配置引脚供电，请将3.3V电压施加到VCCO_4和（根据需要）VCCO_5线。
这可以缩放与这些引脚相关的输出电压和输入阈值，使它们与3.3V兼容。
注意：如果您的信号源（PROM，微处理器等）是3.3V器件，意味着它发送和接收3.3V信号，最简单的解决方案是使用3.3V电源为VCCO Bank 4和5供电。
如果你有2.5V PROM，最简单的解决方案是用2.5V电源为VCCO bank 4和5供电。
这些解决方案为您提供最直接的连接，并将限制实现3.3V容差解决方案所需的串联电阻数量。
其次，为了给专用配置引脚供电，对VCCAUX施加2.5V电压。如果CCLK等专用引脚由3.3V信号驱动，则可能处于CCLK为输入的从配置模式，需要限流串联电阻将反向电流限制为10 mA或更少。有关Spartan-3 I / O的电压容差的更多信息，请参阅（Xilinx答复19146） 。
以下图像描述了针对不同配置模式的不同3.3V容错解决方案：
黑线表示正常连接。
从VCCAUX供电输出到VCCO供电输入的绿线。
- 高逻辑电平噪声容限降低;建议使用上拉电阻以确保足够的噪声容限。
从VCCO供电输出到VCCAUX供电输入的绿线。
- 反向电流将被驱动至VCCAUX轨，电流需要通过串联电阻（Rser）限制在10 mA或更低
绿色虚线表示可选的DONE上拉电阻。
- 如果DriveDone =否，则使用电阻器
- 如果DriveDone = Yes，则此电阻不存在
具有3.3V配置源的3.3V主串行配置
具有3.3V的3.3V主串行配置和具有平台Flash Prom的JTAG
具有3.3V配置源的3.3V从器件 – 串行配置
具有3.3V配置源的3.3V主并行配置
具有3.3V配置源的3.3V从器件并行配置
3.3V JTAG配置
在所有上述场景中，Rser等于56欧姆。有关如何计算Rser值的更多信息，请参阅（Xilinx答复20492） 。
有关如何使I / O 5V容差的更多信息，请参阅（Xilinx答复19146） 。
建议您使用能够承受VCCAUX线路反向电流的稳压器或电源。
但是，如果您的电源或稳压器无法承受反向电流（这很可能是低成本电源的情况），建议使用分流电阻（Rpar）将反向电流转移到稳压器以保持适当的稳压。
另请参阅（ Xilinx XAPP453 ）：“Spartan-3 FPGA的3.3V配置”。
没有回复内容