6.3i SP3 BitGen  –  BitGen错误出现“DesignRules:462  –  Chipcheck:不兼容的IO标准……”而两个报告的IO标准完全相同-Altera-Intel社区-FPGA CPLD-ChipDebug

6.3i SP3 BitGen – BitGen错误出现“DesignRules:462 – Chipcheck:不兼容的IO标准……”而两个报告的IO标准完全相同

问题描述

一般问题描述:

BitGen错误地出现了“DesignRules:462 – Chipcheck:不兼容的IO标准……”,而两个报告的IO标准完全相同。

“错误:DesignRules:462 – Chipcheck:不兼容的IO标准.IO标准

comp sw1的LVCMOS12和comp sw6的IO标准LVCMOS12是不兼容的。

他们不能在同一个IOBank。

错误:DesignRules:462 – Chipcheck:不兼容的IO标准。 IO标准

comp sw1的LVCMOS12和comp sw7的IO标准LVCMOS12是不兼容的。

他们不能在同一个IOBank。“

解决/修复方法

最新的6.3i Service Pack中已修复此问题:

http://support.xilinx.com/xlnx/xil_sw_updates_home.jsp

请登录后发表评论

    没有回复内容