NGDBug——“Re后撤”类型的“逻辑块”未被扩展“带有同步化网表”

描述

NGDBug对HDL中实例化的读回组件发出警告：

警告Basnu：“回退”类型的93个逻辑块“ReBK1”未展开。

解决方案

SypLITY的SypPrimes错误地声明了XC4000库中的读回符号。读回组件实际上由两个组件组成：1 RDB和1 RDCLK。如果这两个组件被声明而不是回放，那么设计将能够通过NGDBug进行翻译。另一种解决方案是将文件扩展名从“.xnf”改为“.sxnf”。这执行SyoPosiS理解组件的翻译步骤。SypPrimple借用这些SyopOSE组件名称。因此有两个工作重点：

-声明RDBK和RDCLK

-或

-将“.xnf”改为“.xnf”或“.EDF”到SEDIF。

注：实例化RDCLK向FPGA指示用户时钟将用于回放。如果情况不是这样，那么只有RBK的初始化是必要的，FPGA将使用车载CCRK进行回放。

–XC400 0E/EX/XL——回放VHDL代码

库IEEE；

使用IEEE.STDYLogiCy1164.ALL；

XC4000库；

使用XC400 0组件；

实体RbkkEx是

端口（

RT，CLK：在STDYLogic中；

RIPRYP:OUT STDYLogic

；

RDKKEX结束；

RDKKEX的体系结构Xilinx

开始

U0:RDBK端口映射（TIGG＝GT；RT，DATA＝& RT，RIP＝& RT；P）；

U1：RDCLK端口映射（I＝& GT；CLK）；

末端Xilinx；

//XC400 0E/EX/XL回放Verilog代码

“包括”/PATT///PLANITION/LIB／XILIX/XC4000 V

模块RDKKYEX（RT，CLK，RD，RIPYSP P）；

输入RT，CLK；

输出RD，RIPYP P；

RDBK U0（.TIG（RT），.DATA（RD），RIP（RIPYSP））；

RDCLK U1（I I（CLK））；

终端模块