VCS  – 尝试编译ISE 7.1i RAMB16模型时,它在VCS_MX7.1.1中出错-Altera-Intel社区-FPGA CPLD-ChipDebug

VCS – 尝试编译ISE 7.1i RAMB16模型时,它在VCS_MX7.1.1中出错

问题描述

一般问题描述:

尝试编译RAMB16模型时,它出错,并显示以下错误消息:

“断言失败”0 &&“激进的2值优化失败:x / z

文件mop.c中第1528行的结果“”中出现意外情况

文件中的故障处理模块X_RAMB16_S18_S18“

为什么会这样?

解决/修复方法

这是VCS_MX7.1.1和旧版本特有的问题。

该问题已在VCS_MX7.1.2中得到修复。请联系Synopsys以获取最新版本的VCS。

请登录后发表评论

    没有回复内容