问题描述
关键词：仿真，问题
解决/修复方法
Q1。当运行设计60秒或更长的仿真时间时，ISE似乎冻结并挂起。为什么会这样？ A1。这是当前存储波形的方式的问题。此问题将在ISE仿真器的ISE 8.1i版本中得到解决。 Q2。当我使用Shift键进行多个信号选择时，单击所选块中的任意位置，它不会将所有信号添加到查看器。 A2。这是信号选择工作方式的已知问题。现在，在进行多项选择时，您必须单击所选块中的最后一项才能将整个块移动到查看器中。目前正在调查此问题以解决ISE 8.1i中的问题。 Q3。我无法在层次结构视图中查看参数或泛型。有没有办法从仿真器访问这些信息？ A3。 ISE Simulator目前无法显示参数和泛型。仿真器确实读取了信息，但它无法显示给您。这个问题将在ISE 8.1i版本中得到解决。 Q4。我无法将测试平台波形附加到包文件中。它不会创建“tbw”文件，并且进程会死亡。 A4。您不应该能够将测试平台波形附加到包中。这是ISE中的一个问题，它允许您选择一个包来生成测试平台波形。这个问题将在ISE 8.1i中修复。 Q5。安装ISE Service Pack后，设计无法正确仿真。 A5。安装每个Service Pack后，需要在运行设计之前清理项目文件。要清理项目文件，请从Project Navigator工具栏中选择Project – > Cleanup Project Files。 Q6。当我输入“help”和“HELP”时，我会在ISE Simulator控制台窗口中收到不同的结果。 A6。这是Windows操作系统环境中TCL的已知问题。仿真控制台中的TCL接口支持仿真命令以及所有有效的系统环境命令，例如HELP。因此，“HELP”将访问Windows系统帮助命令，“帮助”将访问ISE仿真器帮助。此问题没有安排修复程序。 Q7。 ISE Simulator未针对结构仿真器进行优化，这就是为什么一些结构网表（Post-translate / post-MAP / post-PAR）可能导致仿真器在编译期间达到其最大限制。 A7。解决此问题的一种方法是维护网表中的层次结构。有关更多信息，请参阅“综合和验证指南”： http ： //toolbox.xilinx.com/docsan/xilinx7/books/docs/sim/sim.pdf Q8。 ISE Simulator HDL Editor不支持泛型或参数。如果顶级文件中有任何泛型或参数，则不会在测试平台波形中使用它们。 A8。 ISE Simulator HDL Editor的8.1i版本将支持此功能。 Q9。单步执行控制台窗口中的代码时，焦点会从控制台窗口更改为HDL编辑器窗口，同时打开新文件。 A9。这是目前ISE仿真器的限制。要解决此问题，请使用步骤按钮（有关详细信息，请参阅ISE Simulator帮助），或根据需要单击返回主控制台窗口。此问题将在ISE 8.1i中得到解决。 Q10。当单步执行控制台窗口中的代码时，它会遇到一个不存在的文件，并显示多条消息，指出该文件不存在。 A10。要解决此问题，请在不存在的文件之外运行仿真。此问题将在ISE 8.1i中得到解决。 Q11。在仅包含双向端口的设计中使用“生成预期结果”时，这不起作用。 A11。使用双向信号时，“生成预期仿真”不起作用。这将在ISE 9.1i中修复。 Q12。当ISE设计工具安装在包含空格的目录中时，ISE Simulator会出错。 A12。如果Xilinx安装位于包含空格的目录中，则ISE Simulator将无法工作。此问题将在ISE 8.1i中修复。 Q13。将生成的HDL语言从Verilog更改为VHDL（反之亦然）不适用于Schematic设计。 A13。请参阅（Xilinx答复20995） 。 Q14。当将测试台的末尾设置为大数（例如500,000 ns）时，ISE似乎冻结并挂起。为什么会这样？ A14。这是当前存储波形的方式的问题。这里存在内存泄漏问题。这个问题将在ISE仿真器的8.1i版本中解决。 Q15。如果用户不是管理员或高级用户，则ISE Simulator不会打开GUI。 A15。见（Xilinx答复21126） 。 Q16。 ISE Simulator变得不稳定，并在执行重启时产生不正确的结果。 A16。这是ISE Simulator的一个已知问题。此问题将在ISE 8.1i中修复。 Q17。生成预期结果在ISE仿真器中无法正常工作。 A17。生成预期仿真结果应该写入用户的自检测试平台，并在仿真中检查这些输出。此流程无法正常工作。此问题将在ISE 8.1i Q18中修复。在运行命令之前键入一个步骤仅运行最多0 ns并指出已完成初始化。 A18。请参阅（Xilinx答复21633） 。 Q19。写出的VHDL文件有一个额外的“。”在VHDL库声明中。 A19。请参阅（Xilinx答复21880） 。 Q20。测试台波形不适用于双向端口。 A20。请参阅（Xilinx答复21900） 。 Q21。测试平台波形不适用于异步输入。 A21。当输入信号设置为异步时，输入值未正确写入生成的测试平台。要解决此问题，请使输入与其中一个时钟输入同步。此问题将在ISE 8.1i中修复。 Q22。测试平台波形模式向导将随机数添加到模式的末尾。 A22。当一个特定的非随机模式与波形创建工具一起使用，然后模式变为非随机模式时，似乎这些数字现在是随机的。目前正在调查此问题。
没有回复内容