6.3用于DSP的System Generator  – 为什么我在尝试使用DSP48的舍入功能时收到错误“不使用PCIN或P时不能将CarryIn Select设置为1”?-Altera-Intel论坛-FPGA CPLD-ChipDebug