LogiCORE通用成帧程序(GFP)v1.2  –  VHDL 64位示例设计(环回模块)创建无效数据-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE通用成帧程序(GFP)v1.2 – VHDL 64位示例设计(环回模块)创建无效数据

问题描述

一般问题描述:

在环回模块的GFP v1.2 64位VHDL版本中,当配置为并行搜索模式时,环回模块不正确。如果EOF在下一个循环中被另一个EOF跟随,则可能会创建无效数据流。在这种情况下,错误的REM值用于第二个EOF。此问题不会影响Verilog示例设计,也不会影响使用“仅空闲”或“不搜索”的设计。

解决/修复方法

您可以通过更改以下行号199来修复<component_name> /implement/vhdl/gfp_loopback.vhd模块中的此问题:

if(M_LINE_EOF_N =’0’)然后

以下内容:

if(m_line_eof_n_d1 =’0’)然后

此问题将在计划于2005年第一季度发布的下一个GFP版本中修复。

请登录后发表评论

    没有回复内容