LogiCORE Complex Multiplier v1.0数据表 – 为什么数据表概述表明输入和输出宽度比预期大1位?-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE Complex Multiplier v1.0数据表 – 为什么数据表概述表明输入和输出宽度比预期大1位?

问题描述

关键词:COREGen,CORE,CORE发电机,发电机,数据表,数据表,输入,输出,位宽,复数,乘法器

解决/修复方法

(Xilinx答复21591)有关LogiCORE复杂乘法器发行说明和已知问题的详细列表。

请登录后发表评论

    没有回复内容