LogiCORE FIFO Generator v2.0  – 基于FIFO16的FIFO的仿真失败(PROG_EMPTY)-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE FIFO Generator v2.0 – 基于FIFO16的FIFO的仿真失败(PROG_EMPTY)

问题描述

一般问题描述:

使用基于Fifo16的FIFO时,PROG_EMPTY可能无法置位。这可以在Verilog和VHDL行为仿真中看到。

解决/修复方法

FIFO生成器GUI根据GUI页面1上指定的值自动计算GUI第2页上的可编程空断言和取消阈值的有效范围。

使用基于FIFO16的FIFO生成器时,当用户在第1页上指定的“输出深度”等于或小于选择的“原始深度”时,第2页上提供的范围将不正确。

特别地,由GUI计算的范围将允许用户在这些条件下选择可编程的空阈值,其等于“输出深度”。如果可编程空置位或否定阈值设置为等于输出深度,则PROG_EMPTY将不会置位。

要解决此问题,请根据相应的“输出深度”手动指定所需的阈值。

请登录后发表评论

    没有回复内容