LogiCORE以太网1000BASE-X PCS / PMA或SGMII v5.0核心 – 使用“MGT CRC Enabled”时错误对齐会导致IDLE生成错误

问题描述

Virtex-II Pro MGT要求传输的/K28.5/在MGT的内部双字节数据路径中左对齐，以确保CRC逻辑正确生成IDLE。

但是，以太网1000BASE-X PCS / PMA或SGMII v5.0 Core中存在此对齐不正确的问题。

注意：如果在CORE Generator中将“MGT CRC Enabled”选项设置为true，则这只是一个问题。

否则，应在FPGA架构中创建CRC逻辑。例如，CRC逻辑在千兆以太网MAC和三模式以太网MAC内核中实现，这不是问题。

解决/修复方法

有一个补丁可用于解决RocketIO收发器包装器（transceiver.vhd和transceiver.v）的这个问题。

具体来说，为了确保RocketIO内部数据路径中/K28.5/字符的正确对齐（左对齐），在Core网表和从示例设计实例化的RocketIO收发器之间添加了额外的寄存器层。

这会将以下RocketIO信号延迟一个额外的TXUSRCLK2周期，以强制正确对齐数据包分隔符：

TXCHARISK，TXCHARDISPVAL，TXCHARDISPMODE，TXDATA [7：0]

要获得此修复，请安装LogiCORE以太网1000BASE-X PCS / PMA或SGMII v5.0核心版本说明和已知问题答复记录（Xilinx答复68298）中提供的补丁 。