6.3用于DSP的System Generator  – 如何向我的HDL Blackbox添加用户控制的启用,我将其导入System Generator?-Altera-Intel社区-FPGA CPLD-ChipDebug

6.3用于DSP的System Generator – 如何向我的HDL Blackbox添加用户控制的启用,我将其导入System Generator?

问题描述

一般问题描述:

如何向我的HDL Blackbox添加用户控制的启用,我将其导入System Generator?

解决/修复方法

您可以使用逻辑AND将用户控制启用添加到HDL黑盒,以将系统生成器所需的时钟启用与用户启用相结合,然后将其连接到设计中的启用逻辑。建议您将用户控制命令设置为VIN,以便HDL解析器不会将此启用与System Generator为其速率控制所需的时钟启用混淆。

请登录后发表评论

    没有回复内容