7.1用于DSP的System Generator – 当使用设置为Verilog的HDL语言并使用类型为“Embedded FIFO”（FIFO16）的FIFO块进行综合时，为什么在Synplify中出现错误？