6.2.03i iMPACT  – 部分比特流重配置的SVF / ACE文件排序更改。通过ACE / SVF重新配置导致无法通过JTAG检测PPC-Altera-Intel社区-FPGA CPLD-ChipDebug

6.2.03i iMPACT – 部分比特流重配置的SVF / ACE文件排序更改。通过ACE / SVF重新配置导致无法通过JTAG检测PPC

问题描述

一般问题描述:

部分比特流重新配置的SVF / ACE文件排序更改。通过ACE / SVF重新配置导致无法通过JTAG检测PPC。

解决/修复方法

要解决此问题,请按如下所示修改SVF文件:

1.在(Xilinx答复19440) (2004年7月1日)针对6.2.03i引入的STATE RESET之后,在cfg_in指令中用NOP替换SYNC字:

国家重置;

SIR 10 TDI(03c5)TDO(0000)MASK(0000);

SDR 96 TDI(000000000000000066aa9955)=> SDR 96 TDI(000000000000000000000000)

2.在配置比特流cfg_in的开头删除GHIGH:

100000008001000c => 0000000000000000

对于ACE文件,请选中“首选项”选项以保留用于生成ACE文件的SVF文件。如前所述修改SVF文件,并使用以下链接中提供的文件实用程序生成ACE文件:

http://www.xilinx.com/txpatches/pub/swhelp/ise5_updates/svf2ace.zip

6.3isp3中修复了此问题。

请登录后发表评论

    没有回复内容