6.3i CPLD CoolRunner-II XPLA3 TSIM – 快速/直接输入寄存器在反标注时序网表中具有零输入缓冲延迟

问题描述

一般问题描述：

当该输入连接到快速/直接输入寄存器时，反向注释的定时网表无法考虑输入缓冲器延迟。这可能会导致无效的设置时间违规。

解决/修复方法

此问题已在7.1i中更正。

对于ISE版本6.3i及更早版本：

请按照以下说明解决此问题：

1.修改SDF文件以包含适当的延迟。请联系Xilinx技术支持以获取相关帮助。

2.在CPLD Fitter Implementation Options中关闭直接输入寄存器的使用。fitter不会使用直接输入寄存器。

对于ISE版本6.x：

—-首先，选择编辑 – >首选项 – >进程选项卡 – >属性显示级别：高级。

—-然后，右键单击实现设计 – >拟合选项卡 – >（高级选项）使用输入寄存器的快速输入：OFF。