6.3is1 PAR  – “错误:布局:120  – 没有足够的网站放置所有选定的组件”-Altera-Intel社区-FPGA CPLD-ChipDebug

6.3is1 PAR – “错误:布局:120 – 没有足够的网站放置所有选定的组件”

问题描述

关键词:DSP48,XtremeDSP Slice,滤波器,列(Xilinx答复20851)了解详细信息。

解决/修复方法

1

要解决此问题,需要引导PAR实现工具将第一个DSP48放置在器件中位置最低的DSP48站点位置。这可以通过将以下LOC约束应用于链中的第一个XtremeDSP Slice来完成,如以下示例所示:

2

如果您使用System Generator for DSP作为设计输入工具,则仍必须使用上面详述的LOC约束解决方案来解决此问题。这必须在ISE设计环境中完成。

请登录后发表评论

    没有回复内容